Kontroler Samsung SSD wykorzystuje architekturę RISC-V, aby zmniejszyć zależność od ramienia

Według raportu Wccftech linia dysków SSD nowej generacji firmy Samsung, „BM9K1”, będzie wykorzystywać wewnętrzny układ kontrolera i po raz pierwszy rdzeń procesora oparty na architekturze RISC-V, zmniejszając w ten sposób zależność od technologii ARM.

BM9K1 to dysk SSD QLC nowej generacji firmy Samsung, charakteryzujący się jednostronną konstrukcją z jednym chipem.Dzięki obsłudze PCIe 5.0, BM9K1 osiąga prędkość odczytu sekwencyjnego do 11,4 GB/s, czyli 1,6 razy szybciej niż jego poprzednik, BM9C1.Firma Samsung wyposażyła ten dysk we własny kontroler oparty na architekturze RISC-V, który zapewnia wyjątkową elastyczność w celu lepszej obsługi niestandardowych zadań obliczeniowych, a jednocześnie poprawia efektywność energetyczną o 23% w porównaniu do BM9C1.Według planów rozwoju produktu, premiera BM9K1 ma nastąpić w 2027 roku i początkowo będzie dostępna w pojemnościach 512 GB, 1 TB i 2 TB.

Obecnie główne procesory mobilne producentów smartfonów, takich jak Samsung, nadal opierają się głównie na architekturze ARM.Na przykład najnowszy Exynos 2600 wykorzystuje rdzenie IP procesora w oparciu o zestaw instrukcji Armv9.3, głównie ze względu na silne zalety ekosystemu aplikacji ARM na rynku mobilnym, w tym smartfonów.Jednak w takich dziedzinach, jak systemy wbudowane i Internet rzeczy (IoT), gdzie zależność od ekosystemu ARM jest mniejsza, otwarta i skalowalna architektura RISC-V typu open source, która zyskała na popularności w ostatnich latach, stała się korzystniejszym wyborem dla wielu producentów.

Produktem, w którym Samsung zastosował architekturę RISC-V, jest kontroler SSD, będący zasadniczo wbudowanym procesorem odpowiedzialnym za konwersję protokołów i przesyłanie danych pomiędzy urządzeniem głównym a pamięcią NAND Flash.Do jego kluczowych funkcji należą: mapowanie adresów logicznych na fizyczne (FTL), korekcja błędów (ECC), zbieranie śmieci (GC), równoważenie zużycia, zarządzanie uszkodzonymi blokami, zużycie energii i zarządzanie temperaturą.

W porównaniu do zestawów instrukcji Arm lub rdzeni IP procesorów Arm, które wymagają opłat licencyjnych, RISC-V wykorzystuje architekturę open source, oferując korzyści kosztowe i elastyczność projektowania.Szczególnie w przypadku produktów takich jak dyski SSD, które charakteryzują się dużą liczbą dostaw i intensywną konkurencją cenową, zastosowanie RISC-V pomaga obniżyć długoterminowe koszty własności intelektualnej, jednocześnie wzmacniając wewnętrzne możliwości rozwojowe.

Warto zaznaczyć, że kontrolery SSD korzystają z autorskiego oprogramowania opracowanego przez producenta, a nie z systemu operacyjnego, który musi być kompatybilny z aplikacjami firm trzecich.Dlatego zmiana architektury nie wiąże się z problemami związanymi z ekosystemem oprogramowania;wymaga jedynie rekompilacji i optymalizacji, aby działać.Natomiast prawdziwe wyzwania polegają na dostrajaniu wydajności i długoterminowej weryfikacji stabilności, szczególnie w zastosowaniach pamięci masowej, które są bardzo wrażliwe na integralność danych i opóźnienia.

W przeszłości Samsung podejmował kilka prób przyjęcia RISC-V, ale wysiłki te pozostawały głównie na etapie demonstracji lub testów.W miarę stopniowego dojrzewania łańcuchów narzędzi i ekosystemu okaże się, czy RISC-V rozszerzy się na większą liczbę sektorów chipów, czy nawet stanie się wyzwaniem dla architektur procesorów mobilnych.