Napędzane opłatkami i CoWoS, Huang Renxun: Wydajność TSMC podwoi się w następnej dekadzie

Niedawno dyrektor generalny firmy NVIDIA, Jensen Huang, oświadczył, że firma jest obecnie w pełni zaangażowana w produkcję Grace Blackwell, a jednocześnie w masową produkcję Very Rubin.Vera Rubin składa się z sześciu różnych chipów, z których każdy reprezentuje najbardziej zaawansowaną technologię na świecie.

Biorąc pod uwagę zapotrzebowanie na te najnowocześniejsze układy AI, Huang podkreślił, że TSMC musi w tym roku wyjątkowo ciężko pracować, ponieważ NVIDIA potrzebuje znacznych ilości płytek i pojemności CoWoS.

Huang zauważył ponadto, że w ciągu następnej dekady moce produkcyjne TSMC prawdopodobnie przekroczą 100%.Produkcja będzie dystrybuowana w zakładach w Stanach Zjednoczonych, Europie, Japonii i na Tajwanie.

W oparciu o sztuczną inteligencję i chipy obliczeniowe o wysokiej wydajności (HPC) brakuje zaawansowanych węzłów procesowych i zaawansowanych technologii pakowania.

Najnowszy zaawansowany proces TSMC – 2 nm (N2) – rozpoczął masową produkcję w czwartym kwartale 2025 r. Wykorzystując architekturę tranzystorową Gate-All-Around (GAA) pierwszej generacji, zapewnia on wzrost wydajności o 10–15% przy równoważnym zużyciu energii w porównaniu z ulepszoną technologią 3 nm/3 nm (N3E) poprzedniej generacji.I odwrotnie, osiąga 25–30% redukcję zużycia energii przy równoważnej wydajności, jednocześnie zwiększając gęstość tranzystorów o około 20%.

Fabryki Fab 20 firmy TSMC w Baoshan i Fab 22 w Kaohsiung na Tajwanie służą jako początkowe zakłady produkcyjne w procesie 2 nm.Przepustowość w obu obiektach na rok 2026 została w pełni wykorzystana.TSMC planuje także budowę nowej fabryki 2 nm w Hsinchu Science Park oraz zastosowanie technologii procesowych 2 nm i A16 w swojej trzeciej fabryce w Arizonie w USA, a masowa produkcja ma się rozpocząć w 2028 roku.

Ponadto TSMC zamierza rozpocząć masową produkcję swojego wariantu o ulepszonej wydajności 2 nm (N2P) w drugiej połowie 2026 r. Firma będzie także kontynuować prace badawczo-rozwojowe nad procesem 1,4 nm nowej generacji, skupiając się na próbach produkcji ryzykownej w 2027 r. i stopniowej produkcji masowej rozpoczynającej się w 2028 r.

W zaawansowanych opakowaniach technologia CoWoS stanowi podstawową przewagę konkurencyjną TSMC.Globalni producenci chipów AI w dużym stopniu polegają na pojemności CoWoS, a technologia jest obecnie szeroko stosowana w chipach do szkolenia i wnioskowania AI takich firm jak NVIDIA, AMD, Google i Amazon w celu wspierania szkoleń w zakresie modeli na dużą skalę i wymagań obliczeniowych o wysokiej wydajności.

Biorąc pod uwagę utrzymujący się niedobór mocy produkcyjnych CoWoS, branża przewiduje, że TSMC będzie stopniowo przekształcać istniejące 8-calowe fabryki 8-calowych fabryk na Tajwanie w zaawansowane zakłady pakujące.Jednocześnie obecnie będące w budowie zaawansowane zakłady pakujące będą priorytetowo traktować zwiększanie wydajności CoWoS jako swój główny cel.Poza już działającymi AP5B w Central Taiwan Science Park i AP6 w Zhunan, obiekty, w tym AP8 w Southern Taiwan Science Park i AP7 w Chiayi, przygotowują się do zwiększenia wydajności CoWoS w celu dalszego zaspokojenia zapotrzebowania rynku.